mirror of
https://gitlab.com/brendanhaines/cpu.git
synced 2024-09-19 20:36:00 -06:00
184 lines
4.4 KiB
Plaintext
184 lines
4.4 KiB
Plaintext
[*]
|
|
[*] GTKWave Analyzer v3.3.86 (w)1999-2017 BSI
|
|
[*] Fri Jul 2 09:02:34 2021
|
|
[*]
|
|
[dumpfile] "/home/brendan/Documents/Projects/0039_cpu/build/core_tb.vcd"
|
|
[dumpfile_mtime] "Fri Jul 2 09:00:37 2021"
|
|
[dumpfile_size] 808881
|
|
[savefile] "/home/brendan/Documents/Projects/0039_cpu/hdl/tb/core_tb.gtkw"
|
|
[timestart] 656100
|
|
[size] 1920 1052
|
|
[pos] -1 -1
|
|
*-16.000000 728100 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
|
|
[treeopen] core_tb.
|
|
[treeopen] core_tb.dut.
|
|
[sst_width] 289
|
|
[signals_width] 241
|
|
[sst_expanded] 1
|
|
[sst_vpaned_height] 301
|
|
@200
|
|
-TB
|
|
@28
|
|
core_tb.clk
|
|
core_tb.reset
|
|
@200
|
|
-
|
|
@22
|
|
core_tb.mem_data_addr[31:0]
|
|
core_tb.mem_data_rdata[31:0]
|
|
core_tb.mem_data_wdata[31:0]
|
|
@28
|
|
core_tb.mem_data_we
|
|
@22
|
|
core_tb.mem_inst_addr[31:0]
|
|
core_tb.mem_inst_data[31:0]
|
|
@200
|
|
-
|
|
-DUT
|
|
@23
|
|
core_tb.dut.\regfile[0][31:0]
|
|
@22
|
|
core_tb.dut.\regfile[1][31:0]
|
|
core_tb.dut.\regfile[2][31:0]
|
|
core_tb.dut.\regfile[3][31:0]
|
|
core_tb.dut.\regfile[4][31:0]
|
|
core_tb.dut.\regfile[5][31:0]
|
|
core_tb.dut.\regfile[6][31:0]
|
|
core_tb.dut.\regfile[7][31:0]
|
|
core_tb.dut.\regfile[8][31:0]
|
|
core_tb.dut.\regfile[9][31:0]
|
|
core_tb.dut.\regfile[10][31:0]
|
|
core_tb.dut.\regfile[11][31:0]
|
|
core_tb.dut.\regfile[12][31:0]
|
|
core_tb.dut.\regfile[13][31:0]
|
|
core_tb.dut.\regfile[14][31:0]
|
|
core_tb.dut.\regfile[15][31:0]
|
|
core_tb.dut.\regfile[16][31:0]
|
|
core_tb.dut.\regfile[17][31:0]
|
|
core_tb.dut.\regfile[18][31:0]
|
|
core_tb.dut.\regfile[19][31:0]
|
|
core_tb.dut.\regfile[20][31:0]
|
|
core_tb.dut.\regfile[21][31:0]
|
|
core_tb.dut.\regfile[22][31:0]
|
|
core_tb.dut.\regfile[23][31:0]
|
|
@c00022
|
|
core_tb.dut.\regfile[24][31:0]
|
|
@28
|
|
(0)core_tb.dut.\regfile[24][31:0]
|
|
(1)core_tb.dut.\regfile[24][31:0]
|
|
(2)core_tb.dut.\regfile[24][31:0]
|
|
(3)core_tb.dut.\regfile[24][31:0]
|
|
(4)core_tb.dut.\regfile[24][31:0]
|
|
(5)core_tb.dut.\regfile[24][31:0]
|
|
(6)core_tb.dut.\regfile[24][31:0]
|
|
(7)core_tb.dut.\regfile[24][31:0]
|
|
(8)core_tb.dut.\regfile[24][31:0]
|
|
(9)core_tb.dut.\regfile[24][31:0]
|
|
(10)core_tb.dut.\regfile[24][31:0]
|
|
(11)core_tb.dut.\regfile[24][31:0]
|
|
(12)core_tb.dut.\regfile[24][31:0]
|
|
(13)core_tb.dut.\regfile[24][31:0]
|
|
(14)core_tb.dut.\regfile[24][31:0]
|
|
(15)core_tb.dut.\regfile[24][31:0]
|
|
(16)core_tb.dut.\regfile[24][31:0]
|
|
(17)core_tb.dut.\regfile[24][31:0]
|
|
(18)core_tb.dut.\regfile[24][31:0]
|
|
(19)core_tb.dut.\regfile[24][31:0]
|
|
(20)core_tb.dut.\regfile[24][31:0]
|
|
(21)core_tb.dut.\regfile[24][31:0]
|
|
(22)core_tb.dut.\regfile[24][31:0]
|
|
(23)core_tb.dut.\regfile[24][31:0]
|
|
(24)core_tb.dut.\regfile[24][31:0]
|
|
(25)core_tb.dut.\regfile[24][31:0]
|
|
(26)core_tb.dut.\regfile[24][31:0]
|
|
(27)core_tb.dut.\regfile[24][31:0]
|
|
(28)core_tb.dut.\regfile[24][31:0]
|
|
(29)core_tb.dut.\regfile[24][31:0]
|
|
(30)core_tb.dut.\regfile[24][31:0]
|
|
(31)core_tb.dut.\regfile[24][31:0]
|
|
@1401200
|
|
-group_end
|
|
@22
|
|
core_tb.dut.\regfile[25][31:0]
|
|
core_tb.dut.\regfile[26][31:0]
|
|
core_tb.dut.\regfile[27][31:0]
|
|
core_tb.dut.\regfile[28][31:0]
|
|
core_tb.dut.\regfile[29][31:0]
|
|
core_tb.dut.\regfile[30][31:0]
|
|
core_tb.dut.\regfile[31][31:0]
|
|
@200
|
|
-
|
|
@c00022
|
|
core_tb.dut.r_if_pc[31:0]
|
|
@28
|
|
(0)core_tb.dut.r_if_pc[31:0]
|
|
(1)core_tb.dut.r_if_pc[31:0]
|
|
(2)core_tb.dut.r_if_pc[31:0]
|
|
(3)core_tb.dut.r_if_pc[31:0]
|
|
(4)core_tb.dut.r_if_pc[31:0]
|
|
(5)core_tb.dut.r_if_pc[31:0]
|
|
(6)core_tb.dut.r_if_pc[31:0]
|
|
(7)core_tb.dut.r_if_pc[31:0]
|
|
(8)core_tb.dut.r_if_pc[31:0]
|
|
(9)core_tb.dut.r_if_pc[31:0]
|
|
(10)core_tb.dut.r_if_pc[31:0]
|
|
(11)core_tb.dut.r_if_pc[31:0]
|
|
(12)core_tb.dut.r_if_pc[31:0]
|
|
(13)core_tb.dut.r_if_pc[31:0]
|
|
(14)core_tb.dut.r_if_pc[31:0]
|
|
(15)core_tb.dut.r_if_pc[31:0]
|
|
(16)core_tb.dut.r_if_pc[31:0]
|
|
(17)core_tb.dut.r_if_pc[31:0]
|
|
(18)core_tb.dut.r_if_pc[31:0]
|
|
(19)core_tb.dut.r_if_pc[31:0]
|
|
(20)core_tb.dut.r_if_pc[31:0]
|
|
(21)core_tb.dut.r_if_pc[31:0]
|
|
(22)core_tb.dut.r_if_pc[31:0]
|
|
(23)core_tb.dut.r_if_pc[31:0]
|
|
(24)core_tb.dut.r_if_pc[31:0]
|
|
(25)core_tb.dut.r_if_pc[31:0]
|
|
(26)core_tb.dut.r_if_pc[31:0]
|
|
(27)core_tb.dut.r_if_pc[31:0]
|
|
(28)core_tb.dut.r_if_pc[31:0]
|
|
(29)core_tb.dut.r_if_pc[31:0]
|
|
(30)core_tb.dut.r_if_pc[31:0]
|
|
(31)core_tb.dut.r_if_pc[31:0]
|
|
@1401200
|
|
-group_end
|
|
@200
|
|
-
|
|
@28
|
|
core_tb.dut.r_id_valid
|
|
@22
|
|
core_tb.dut.r_id_pc[31:0]
|
|
core_tb.dut.r_id_inst[31:0]
|
|
@200
|
|
-
|
|
@28
|
|
core_tb.dut.r_ex_valid
|
|
@22
|
|
core_tb.dut.r_ex_pc[31:0]
|
|
core_tb.dut.r_ex_inst[31:0]
|
|
@24
|
|
core_tb.dut.r_ex_rs1[4:0]
|
|
core_tb.dut.r_ex_rs2[4:0]
|
|
core_tb.dut.r_ex_rd[4:0]
|
|
@22
|
|
core_tb.dut.r_ex_aluop[3:0]
|
|
@28
|
|
core_tb.dut.r_ex_jump
|
|
core_tb.dut.r_ex_branch
|
|
core_tb.dut.r_ex_branch_pol
|
|
core_tb.dut.r_ex_load
|
|
core_tb.dut.r_ex_store
|
|
@200
|
|
-
|
|
@22
|
|
core_tb.dut.r_mem_pc[31:0]
|
|
@200
|
|
-
|
|
@22
|
|
core_tb.dut.r_wb_pc[31:0]
|
|
[pattern_trace] 1
|
|
[pattern_trace] 0
|